不是特别了解,但是你可以看下这个页面,一般的ICT测试问题常见故障都有的,能否对症下药。ICT测试不良及常见故障的分析方法 (renrendoc.com)
回答于 2023-05-09 10:08
可以采用Genesys或者SystemVue,精确一点的话可以考虑用X参数或者产商提供的PDK文件自带的compact model。
回答于 2022-11-07 16:18
一般是通过仿真和实测对比,采用某个算法反复迭代来实现的。如果是SOLT校准件,需要提供c0\/c1这些值,可以考虑用data-based model。如果是TRL校准,则不需要这些c0-c3的值。
回答于 2022-10-26 14:59
手动偏振控制器,比较适合手动测试,并且一般只能测试消光比或者手动对准偏振态,对于PDL测试,需要快速的扫描波长同时,做偏振态的控制,还有在自动测试的时候,需要自动对准偏振态,自动化测试需要很快的偏振态转换和控制,比如高消光比的器件测试,如果采用全偏振扫描的方式,同时兼顾测试速度的话,就需要自动偏振控制...
回答于 2022-10-25 15:46
Signal Integrity信号完整性是指信号通过整个链路的传输不会因受到干扰而变坏。信号完整性测试主要检测信号通过链路的信号质量,避免信号因链路中的干扰,阻抗使得信号质量不达标。SI测试可以检测产品在通讯传输时是否有丢失数据,收发数据缓慢的情况,从而避免产品无法正常通迅,甚至带来整个系统崩溃等问题 当前有哪些接...
回答于 2022-10-19 11:55
ADC的分辨率被定义为输入信号值的最小变化,这个最小数值变化会改变数字输出值的一个数值。对于一个理想ADC来说,传递函数是一个步宽等于分辨率的阶梯。然而,在具有较高分辨率的系统中(≥16位),传输函数的响应将相对于理想响应有一个较大的偏离。这是因为ADC以及驱动器电路导致的噪声会降低ADC的分辨率。
回答于 2022-10-17 14:30
tm32正常按读写SDRAM进行配置,FPGA进行信号采集。 FPGA信号采集发现SDWNE是高但H7手册上时序显示是低,造成无法像FPGA模拟的SDRAM无法写入数据 FPGA采集信号应该在时钟下降沿,上升沿采集,数据会发生错误。
回答于 2022-10-17 14:26